1.BBD器件是一种MOS结构的电荷模拟移位寄存器，它可以完成对模拟信号的精确延迟。

2.本设计采用模块化设计的思想，将GPIB接口IP核分成三个模块：GPIB接口功能模块、内部寄存器模块和数据传输控制模块。

3.在内建自测试中，针对随机向量测试，本文提出了一种通过输出信号分组压缩来减少多输入特征寄存器MISR的硬件开销的方法。

4.（74）SPU具有128个通用寄存器，每个寄存器都是128位宽。

5.（19）包含下一条要指令地址的器中的寄存器。也叫程序计数器。

6.（70）然后，根据移位寄存器的功能特性，以五值D触发器为核心器件，设计了五值双向移位寄存器。

7.（33）此外，暂存器可以访问的1个字节的上限和下限报警触发寄存器。

8.（26）它可与传统的三值模和电路配合，即可实现三值线性反馈移位寄存器。

9.MOS动态移位寄存器不是用触发器组成,而是用反相器组成.

10.（47）双极型移位寄存器可分为单向和双向两种。

11.有关更多信息,请参见如何:显示和隐藏寄存器组.

12.CPU的基础部件由运算器，控制器和寄存器三局部组成。

13.链路管理器、状态寄存器等硬件提供统一接口。

14.CPU的基本部件由运算器，控制器和寄存器三部分组成。

15.当最后借位为1时,将被减数重新存入被除数存贮寄存器.

16.（43）循环展开是一个可能导致JIT分配寄存器出现问题的转换的例子。

17.必须首先读取状态字寄存器的内容.

18.此外，暂存器可以访问的1个字节的上限和下限报警触发寄存器。

19.（84）一种有待由变址寄存器的内容来修改的地址。

20.本文给出了有限域上多项式的友矩阵的某些性质，及其在计算线性移位寄存器序列的周期和循环码的最小长度的应用。

21.状态、控制三组，由其寄存器分别控制。

22.包含下一条要指令地址的器中的寄存器。也叫程序计数器。

23.内存中的一块留用存储区，当程序中断产生时，CPU自动在其中保存程序计数器和工作寄存器的内容。

24.（81）在数字通信中移位寄存器应用极其广泛。

25.（71）针对有效值限制测试由前面的寄存器地址请求返回的值。

26.它可与传统的三值模和电路配合，即可实现三值线性反馈移位寄存器。

27.介绍了差分跳频技术的特点，构造了一类基于回归移位寄存器的频率转移函数。

28.（61）寄存器：寄存器是一些直交参加运算并且两头运算成果的组件。

29.在数字通信中移位寄存器应用极其广泛。

30.通过配置机制来访问该设备的配置空间的某个寄存器，配置机制是由PCI桥的两个内部寄存器实现的。

31.其次,探讨了伪随机理论及产生伪随机序列的各种方法,包括线性同余生成法、混沌序列生成法、线性反馈移位寄存器生成法.

32.（42）用移位寄存器对单一序列易于控制，对其它的控制较为困难。

33.序数型结果返回时,如果可能,都在CPU寄存器中.

34.SPU具有128个通用寄存器，每个寄存器都是128位宽。

35.新的线性IR有助于“寄存器分配程序更好地了解寄存器的使用状况，从而在生成代码的时候更好地决策”。

36.（51）BBD器件是一种MOS结构的电荷模拟移位寄存器，它可以完成对模拟信号的精确延迟。

37.（41）装载寄存器的逻辑同样用于使能三态缓冲器。

38.这是用非门和7位的移位寄存器很容易实现。

39.分析了卷积交织原理和交织器中移位寄存器的工作方式。

40.来自一个寄存器范围的预期响应值的数据类型。

41.（68）来自一个寄存器范围的预期响应值的数据类型。

42.通过采用调试接口电路的流水线映像寄存器组和特殊数据通路，可以避免在CPU关键路径上插入扫描链实现“非侵入性”的调试功能。

43.双向移位寄存器是一种中规模集成电路，可构成移位寄存器型计数器。

44.因此，使用基指针寻址模式，我们可以指定寄存器X作为基指针，8作为偏移量。

45.为了让图像加速卡能够知道哪些输入寄存器应该载入哪些数据，就需要使用着色器声明。

46.本文介绍了一种使用非最长周期序列的非定长线性反馈移位寄存器作为数字系统内部测试生成器的方案，并给出了设计这种测试生成器的设计过程和算法。

47.（36）CPU的基本部件由运算器，控制器和寄存器三部分组成。

48.第一信号产生装置可以包括移位寄存器。

49.（3）因此，使用基指针寻址模式，我们可以指定寄存器X作为基指针，8作为偏移量。

50.当在内嵌汇编程序中实现构造器或析构器时,应确认保持DL寄存器.