1.SPU具有128个通用寄存器，每个寄存器都是128位宽。

2.（19）包含下一条要指令地址的器中的寄存器。也叫程序计数器。

3.来自一个寄存器范围的预期响应值的数据类型。

4.（76）通过采用调试接口电路的流水线映像寄存器组和特殊数据通路，可以避免在CPU关键路径上插入扫描链实现“非侵入性”的调试功能。

5.（11）某计算机内存容量为512KB，那么它的内存地址寄存器需要19位二进制。

6.（66）对于某个程序被取消后的第一个调用，或对于某个方法调用，编译器会初始化这些专用寄存器的字段，将它们作为初始值。

7.因此，使用基指针寻址模式，我们可以指定寄存器X作为基指针，8作为偏移量。

8.（24）提出了一种钟控密钥流生成器模型，该模型由三个线性移位寄存器组成，且相互控制。

9.（62）硬件的设计中涉及了各类IC之间的接口，计数器或寄存器与发光二极管的接口，以及直流稳压电源输出和振荡电路输出的接口。

10.（49）一种移位寄存器,按定时信号逐级传送信息.

11.PC并行打印口与多台下位单片机的通讯，将接口分成数据、状态、控制三组，由其寄存器分别控制。

12.包含下一条要指令地址的器中的寄存器。也叫程序计数器。

13.SPU具有128个通用寄存器，每个寄存器都是128位宽。

14.这样，一个线程就是一个程序计数器、一个堆栈和一系列的寄存器。

15.（1）它把导致页面失效的虚拟地址装入寄存器中，再利用中断句柄来通知操作系统。

16.（72）CPU有一个累加寄存器用于临时存储数据。

17.回路转接环在许多方面优于令牌环、时隙环和寄存器插入环。

18.装载寄存器的逻辑同样用于使能三态缓冲器。

19.它可与传统的三值模和电路配合，即可实现三值线性反馈移位寄存器。

20.它把导致页面失效的虚拟地址装入寄存器中，再利用中断句柄来通知操作系统。

21.（41）装载寄存器的逻辑同样用于使能三态缓冲器。

22.（8）分析了卷积交织原理和交织器中移位寄存器的工作方式。

23.硬件的设计中涉及了各类IC之间的接口，计数器或寄存器与发光二极管的接口，以及直流稳压电源输出和振荡电路输出的接口。

24.（46）第一信号产生装置可以包括移位寄存器。

25.硬件镶嵌的时候，着色器根本就不知道输入寄存器中载入的是什么数据。

26.状态、控制三组，由其寄存器分别控制。

27.（43）循环展开是一个可能导致JIT分配寄存器出现问题的转换的例子。

28.序数型结果返回时,如果可能,都在CPU寄存器中.

29.循环展开是一个可能导致JIT分配寄存器出现问题的转换的例子。

30.（51）BBD器件是一种MOS结构的电荷模拟移位寄存器，它可以完成对模拟信号的精确延迟。

31.（7）这个寄存器的默认值是一个空字符串。

32.（74）SPU具有128个通用寄存器，每个寄存器都是128位宽。

33.（54）这是用非门和7位的移位寄存器很容易实现。

34.（17）当访问内存位置或寄存器时，在地址总线上的真实的地址。

35.CPU的基本部件由运算器，控制器和寄存器三部分组成。

36.通过采用调试接口电路的流水线映像寄存器组和特殊数据通路，可以避免在CPU关键路径上插入扫描链实现“非侵入性”的调试功能。

37.每来一个时钟脉冲，N位加法器将频率控制数据M与相位寄存器输出的累加相位数据相加，并将结果送相位寄存器输入端。

38.该粗调环路由数字电路设计实现，包含逐次逼近寄存器和新结构的频率比较单元两个模块。

39.混沌序列生成法、线性反馈移位寄存器生成法.

40.这是用非门和7位的移位寄存器很容易实现。

41.地址总线被处理器用来选择在特定外设中的存储器地址或寄存器。

42.本设计采用模块化设计的思想，将GPIB接口IP核分成三个模块：GPIB接口功能模块、内部寄存器模块和数据传输控制模块。

43.（59）在内建自测试中，针对随机向量测试，本文提出了一种通过输出信号分组压缩来减少多输入特征寄存器MISR的硬件开销的方法。

44.（53）这意味着九阴真经将与收拾器杨阳底层打交道，比如寄存器和堆栈。

45.其次,探讨了伪随机理论及产生伪随机序列的各种方法,包括线性同余生成法、混沌序列生成法、线性反馈移位寄存器生成法.

46.因此，在POWER5中引入了PUR寄存器，用于存储各个虚拟处理器实际使用的周期。

47.时隙环和寄存器插入环。

48.（60）硬件镶嵌的时候，着色器根本就不知道输入寄存器中载入的是什么数据。

49.在内建自测试中，针对随机向量测试，本文提出了一种通过输出信号分组压缩来减少多输入特征寄存器MISR的硬件开销的方法。

50.必须首先读取状态字寄存器的内容。