1.寄存器：寄存器是一些直交参加运算并且两头运算成果的组件。

2.（4）序数型结果返回时,如果可能,都在CPU寄存器中.

3.（43）循环展开是一个可能导致JIT分配寄存器出现问题的转换的例子。

4.其次,探讨了伪随机理论及产生伪随机序列的各种方法,包括线性同余生成法、混沌序列生成法、线性反馈移位寄存器生成法.

5.（9）由于SPU有128个寄存器，所以它可以存储大量临时值和中间值，而无需像其他架构一样，必须加载和向内存转存。

6.除错监视程序提供一个简单的命令集来显示和内存地址和寄存器、建立和移除断点，并且运行你的程序。

7.CPU的基本部件由运算器，控制器和寄存器三部分组成。

8.单字或双字大小的转移并不需要这最后的一条指令，原因是它们的首选槽总是在寄存器的开始。

9.CPU有一个累加寄存器用于临时存储数据。

10.（68）来自一个寄存器范围的预期响应值的数据类型。

11.一种硬件寄存器,其中保存有系统页表的物理地址.

12.单步执行每个命令并观察寄存器和内存值如何受影响，这也是学习Intel机器语言命令基础知识的理想方法。

13.（60）硬件镶嵌的时候，着色器根本就不知道输入寄存器中载入的是什么数据。

14.（58）在各单元中包括寄存器，各寄存器与时钟脉冲同步，依次取得逻辑运算结果并加以保存。

15.（48）你也能设置断点并检查特定内存地址或寄存器的内容。

16.来自一个寄存器范围的预期响应值的数据类型。

17.（80）用第i位原码和第一个寄存器值模二加.

18.（74）SPU具有128个通用寄存器，每个寄存器都是128位宽。

19.当访问内存位置或寄存器时，在地址总线上的真实的地址。

20.（26）它可与传统的三值模和电路配合，即可实现三值线性反馈移位寄存器。

21.在数字通信中移位寄存器应用极其广泛。

22.链路管理器、状态寄存器等硬件提供统一接口。

23.移位寄存器、传输门的设计，并用仿真软件进行了仿真验证。

24.在各单元中包括寄存器，各寄存器与时钟脉冲同步，依次取得逻辑运算结果并加以保存。

25.（72）CPU有一个累加寄存器用于临时存储数据。

26.（15）一般地，在寄存器控制每一二进制位或二进制位的集控制大量设备的一些行为。

27.该粗调环路由数字电路设计实现，包含逐次逼近寄存器和新结构的频率比较单元两个模块。

28.包含下一条要指令地址的器中的寄存器。也叫程序计数器。

29.（1）它把导致页面失效的虚拟地址装入寄存器中，再利用中断句柄来通知操作系统。

30.（67）必须首先读取状态字寄存器的内容.

31.在通信协议中，主要实现了双向数据缓冲器、数据移位寄存器、时钟控制电路以及奇偶校验等功能。

32.（32）这些多项式是从原始多项式导出的，该原始多项式定义了能够生成伪随机数的线性反馈移位寄存器的反馈函数。

33.（21）我的设计目标就是最后的芯片数一定要尽量少,更准确的说,是要让最后的电路板尽量小,因此,这些小不点的串行移位寄存器中标了.

34.某计算机内存容量为512KB，那么它的内存地址寄存器需要19位二进制。

35.（11）某计算机内存容量为512KB，那么它的内存地址寄存器需要19位二进制。

36.你也能设置断点并检查特定内存地址或寄存器的内容。

37.当在内嵌汇编程序中实现构造器或析构器时,应确认保持DL寄存器.

38.双向移位寄存器是一种中规模集成电路，可构成移位寄存器型计数器。

39.SPU具有128个通用寄存器，每个寄存器都是128位宽。

40.（31）当最后借位为1时,将被减数重新存入被除数存贮寄存器.

41.（35）本文给出了有限域上多项式的友矩阵的某些性质，及其在计算线性移位寄存器序列的周期和循环码的最小长度的应用。

42.SPU具有128个通用寄存器，每个寄存器都是128位宽。

43.（61）寄存器：寄存器是一些直交参加运算并且两头运算成果的组件。

44.（47）双极型移位寄存器可分为单向和双向两种。

45.（23）每来一个时钟脉冲，N位加法器将频率控制数据M与相位寄存器输出的累加相位数据相加，并将结果送相位寄存器输入端。

46.（10）该粗调环路由数字电路设计实现，包含逐次逼近寄存器和新结构的频率比较单元两个模块。

47.装载寄存器的逻辑同样用于使能三态缓冲器。

48.地址总线被处理器用来选择在特定外设中的存储器地址或寄存器。

49.这个寄存器的默认值是一个空字符串。

50.（85）而RISC系统往往具有非常多的通用寄存器,并采用了重叠寄存器窗口和寄存器堆等技术,使寄存器资源得到充分的利用。