1.此外，暂存器可以访问的1个字节的上限和下限报警触发寄存器。

2.内部寄存器模块和数据传输控制模块。

3.（56）除了全局寄存器分配以外，还实现了一个在基本块上的局部寄存器分配。

4.你也能设置断点并检查特定内存地址或寄存器的内容。

5.双向移位寄存器是一种中规模集成电路，可构成移位寄存器型计数器。

6.（14）通过配置机制来访问该设备的配置空间的某个寄存器，配置机制是由PCI桥的两个内部寄存器实现的。

7.SPU具有128个通用寄存器，每个寄存器都是128位宽。

8.（50）物理地址大小可以与寄存器带宽一样大，也可以比它大或小。

9.通过对多种全加器和寄存器的实现方法进行了比较研究，选择了功耗最低的全加器和寄存器。

10.介绍了差分跳频技术的特点，构造了一类基于回归移位寄存器的频率转移函数。

11.这意味着九阴真经将与收拾器杨阳底层打交道，比如寄存器和堆栈。

12.本文给出了有限域上多项式的友矩阵的某些性质，及其在计算线性移位寄存器序列的周期和循环码的最小长度的应用。

13.每来一个时钟脉冲，N位加法器将频率控制数据M与相位寄存器输出的累加相位数据相加，并将结果送相位寄存器输入端。

14.（68）来自一个寄存器范围的预期响应值的数据类型。

15.（73）这就是移位寄存器，因为数据在每一个时钟脉冲的作用下通过寄存器会移动一位。

16.程序存储器的导址逻辑是由寄存器来实现的，这个寄存器叫程序计数器。

17.第一信号产生装置可以包括移位寄存器。

18.当在内嵌汇编程序中实现构造器或析构器时,应确认保持DL寄存器.

19.（84）一种有待由变址寄存器的内容来修改的地址。

20.（32）这些多项式是从原始多项式导出的，该原始多项式定义了能够生成伪随机数的线性反馈移位寄存器的反馈函数。

21.来自一个寄存器范围的预期响应值的数据类型。

22.单步执行每个命令并观察寄存器和内存值如何受影响，这也是学习Intel机器语言命令基础知识的理想方法。

23.该设计也可以用三态缓冲器代替寄存器。

24.（69）一种硬件寄存器,其中保存有系统页表的物理地址.

25.（47）双极型移位寄存器可分为单向和双向两种。

26.本文介绍了一种使用非最长周期序列的非定长线性反馈移位寄存器作为数字系统内部测试生成器的方案，并给出了设计这种测试生成器的设计过程和算法。

27.单字或双字大小的转移并不需要这最后的一条指令，原因是它们的首选槽总是在寄存器的开始。

28.必须首先读取状态字寄存器的内容。

29.（33）此外，暂存器可以访问的1个字节的上限和下限报警触发寄存器。

30.状态、控制三组，由其寄存器分别控制。

31.（66）对于某个程序被取消后的第一个调用，或对于某个方法调用，编译器会初始化这些专用寄存器的字段，将它们作为初始值。

32.通过配置机制来访问该设备的配置空间的某个寄存器，配置机制是由PCI桥的两个内部寄存器实现的。

33.当在内嵌汇编程序中实现构造器或析构器时,应确认保持DL寄存器.

34.包含下一条要指令地址的器中的寄存器。也叫程序计数器。

35.（81）在数字通信中移位寄存器应用极其广泛。

36.（60）硬件镶嵌的时候，着色器根本就不知道输入寄存器中载入的是什么数据。

37.PC并行打印口与多台下位单片机的通讯，将接口分成数据、状态、控制三组，由其寄存器分别控制。

38.（26）它可与传统的三值模和电路配合，即可实现三值线性反馈移位寄存器。

39.CPU有一个累加寄存器用于临时存储数据。

40.其次,探讨了伪随机理论及产生伪随机序列的各种方法,包括线性同余生成法、混沌序列生成法、线性反馈移位寄存器生成法.

41.（55）CPU的基础部件由运算器，控制器和寄存器三局部组成。

42.MOS动态移位寄存器不是用触发器组成,而是用反相器组成.

43.（19）包含下一条要指令地址的器中的寄存器。也叫程序计数器。

44.装载寄存器的逻辑同样用于使能三态缓冲器。

45.（34）该设计也可以用三态缓冲器代替寄存器。

46.在通信协议中，主要实现了双向数据缓冲器、数据移位寄存器、时钟控制电路以及奇偶校验等功能。

47.当访问内存位置或寄存器时，在地址总线上的真实的地址。

48.这样，一个线程就是一个程序计数器、一个堆栈和一系列的寄存器。

49.（41）装载寄存器的逻辑同样用于使能三态缓冲器。

50.（85）而RISC系统往往具有非常多的通用寄存器,并采用了重叠寄存器窗口和寄存器堆等技术,使寄存器资源得到充分的利用。