1.（72）CPU有一个累加寄存器用于临时存储数据。

2.（84）一种有待由变址寄存器的内容来修改的地址。

3.该设计也可以用三态缓冲器代替寄存器。

4.这是用非门和7位的移位寄存器很容易实现。

5.（70）然后，根据移位寄存器的功能特性，以五值D触发器为核心器件，设计了五值双向移位寄存器。

6.硬件镶嵌的时候，着色器根本就不知道输入寄存器中载入的是什么数据。

7.（56）除了全局寄存器分配以外，还实现了一个在基本块上的局部寄存器分配。

8.第五章设计了全P沟道TFT构成的屏上驱动电路，包括反相器、移位寄存器、传输门的设计，并用仿真软件进行了仿真验证。

9.（74）SPU具有128个通用寄存器，每个寄存器都是128位宽。

10.你也能设置断点并检查特定内存地址或寄存器的内容。

11.（7）这个寄存器的默认值是一个空字符串。

12.为了让图像加速卡能够知道哪些输入寄存器应该载入哪些数据，就需要使用着色器声明。

13.有关更多信息,请参见如何:显示和隐藏寄存器组.

14.装载寄存器的逻辑同样用于使能三态缓冲器。

15.（45）MOS动态移位寄存器不是用触发器组成,而是用反相器组成.

16.（18）因此，在POWER5中引入了PUR寄存器，用于存储各个虚拟处理器实际使用的周期。

17.（39）单字或双字大小的转移并不需要这最后的一条指令，原因是它们的首选槽总是在寄存器的开始。

18.（80）用第i位原码和第一个寄存器值模二加.

19.一般地，在寄存器控制每一二进制位或二进制位的集控制大量设备的一些行为。

20.（23）每来一个时钟脉冲，N位加法器将频率控制数据M与相位寄存器输出的累加相位数据相加，并将结果送相位寄存器输入端。

21.在内建自测试中，针对随机向量测试，本文提出了一种通过输出信号分组压缩来减少多输入特征寄存器MISR的硬件开销的方法。

22.（73）这就是移位寄存器，因为数据在每一个时钟脉冲的作用下通过寄存器会移动一位。

23.（1）它把导致页面失效的虚拟地址装入寄存器中，再利用中断句柄来通知操作系统。

24.此外，暂存器可以访问的1个字节的上限和下限报警触发寄存器。

25.（33）此外，暂存器可以访问的1个字节的上限和下限报警触发寄存器。

26.必须首先读取状态字寄存器的内容。

27.新的线性IR有助于“寄存器分配程序更好地了解寄存器的使用状况，从而在生成代码的时候更好地决策”。

28.从那里，您可以设置断点、检查寄存器、查看仿真器事件队列等。

29.该粗调环路由数字电路设计实现，包含逐次逼近寄存器和新结构的频率比较单元两个模块。

30.（69）一种硬件寄存器,其中保存有系统页表的物理地址.

31.（54）这是用非门和7位的移位寄存器很容易实现。

32.（61）寄存器：寄存器是一些直交参加运算并且两头运算成果的组件。

33.单字或双字大小的转移并不需要这最后的一条指令，原因是它们的首选槽总是在寄存器的开始。

34.CPU的基础部件由运算器，控制器和寄存器三局部组成。

35.SPU具有128个通用寄存器，每个寄存器都是128位宽。

36.除错监视程序提供一个简单的命令集来显示和内存地址和寄存器、建立和移除断点，并且运行你的程序。

37.（22）内存中的一块留用存储区，当程序中断产生时，CPU自动在其中保存程序计数器和工作寄存器的内容。

38.硬件的设计中涉及了各类IC之间的接口，计数器或寄存器与发光二极管的接口，以及直流稳压电源输出和振荡电路输出的接口。

39.提出了一种钟控密钥流生成器模型，该模型由三个线性移位寄存器组成，且相互控制。

40.（3）因此，使用基指针寻址模式，我们可以指定寄存器X作为基指针，8作为偏移量。

41.一种有待由变址寄存器的内容来修改的地址。

42.（8）分析了卷积交织原理和交织器中移位寄存器的工作方式。

43.序数型结果返回时,如果可能,都在CPU寄存器中.

44.必须首先读取状态字寄存器的内容.

45.单步执行每个命令并观察寄存器和内存值如何受影响，这也是学习Intel机器语言命令基础知识的理想方法。

46.介绍了差分跳频技术的特点，构造了一类基于回归移位寄存器的频率转移函数。

47.时隙环和寄存器插入环。

48.用移位寄存器对单一序列易于控制，对其它的控制较为困难。

49.（6）程序存储器的导址逻辑是由寄存器来实现的，这个寄存器叫程序计数器。

50.（49）一种移位寄存器,按定时信号逐级传送信息.